VHDL


Very complicated Hardware Description Language.

Pessoa sobre VHDL

Claro que não significa isso, mas bem que poderia.

Aprendendo VHDL para programar uma CPLD a fazer um simples circuito para criar um pulso ao clique de um botão me custou 3 dias.

E o projeto era simples: Criar um divisor de frequência para o conseguir 100Hz ao invés de 250MHz, esperar 3 ciclos do novo clock após o botão ser pressionado (evita ruído) e depois gerar um pulso para a saída.

Placa UP1 da Altera

Placa UP1 da Altera

Coisas que podem ser feitas em outras linguagens de programação dão problemas em VHDL, como mudar o valor de uma das variáveis duas vezes no processo.

Acho melhor começar a ler mais sobre VHDL.

Fui.

Anúncios
    • Rafael
    • 11 de maio de 2011

    AMIGO, ESTOU COM DIFICULDADE PARA MONTAR UM DIVISOR DE FREQUENCIA, VC PODERIA ME DAR ALGUMAS DICAS? MOSTRAR SEU PROJETO? ESTOU LOUCO COM ISSO!!

  1. No trackbacks yet.

Deixe um comentário

Preencha os seus dados abaixo ou clique em um ícone para log in:

Logotipo do WordPress.com

Você está comentando utilizando sua conta WordPress.com. Sair /  Alterar )

Foto do Google+

Você está comentando utilizando sua conta Google+. Sair /  Alterar )

Imagem do Twitter

Você está comentando utilizando sua conta Twitter. Sair /  Alterar )

Foto do Facebook

Você está comentando utilizando sua conta Facebook. Sair /  Alterar )

Conectando a %s

Anúncios
%d blogueiros gostam disto: